微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教高手帮我写个FIFO

请教高手帮我写个FIFO

时间:10-02 整理:3721RD 点击:
如题,将卷积后的8个并行数据,通过FIFO缓冲串行输出,以便后续的数据处理.   另外请教高手指导下进程实例化的语法或者给个例子。多谢!

直接调用撒

FIFO+UART?

fifo调用标准模块,输出加个移位寄存器,就应该实现了吧。
不晓得你有没其它特殊要求。

呵呵 ,使用quartus  II的IP核就可以实现,这个挺简单的,或者先可是随机存储器,再在上面加上时钟和控制信息 就ok了

自己写就不要了
拿东西都快标准化了

自己做的工作是对它改来改去

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top