微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于 verilog 的用法

关于 verilog 的用法

时间:10-02 整理:3721RD 点击:
最近看verilog  时候发现有$display 这个调试输出. 可是这个输出是在哪里呢? 我用 ise  和modelsim的时候都没有找到 . .....

输出在modelsim的Transcript窗口里

学习了 谢谢

学习了。

谢谢分享

下面的窗口 至少modelsim是这样

在log里面也有

学习了 谢谢

$display在debug和验证的时候很有用的

有用啊

在命令窗口中

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top