关于FPGA内部各逻辑块之间的延时如何测量

请问如何测量Spartan-3芯片内部各逻辑块之间的延时时间?由于刚刚接触FPGA，找的资料一大堆，但是不知道哪些才是有用的，希望各位前辈能详细说明下，这样可以让我少走好多弯路，谢谢了~
举个例子就是利用FPGA的可重复配置特性把它配置成一个测试电路，这个测试电路可以避免时钟偏移，然后选取这个电路的一段通道，测试这个通道的延迟时间。
我配置成这样的测试电路，但是如何知道这个电路的延迟时间呢?怎么通过软件知道?

你的意思是测le之间的延时?

你指通道的延时?这个用仿真可以得到，
时钟周期是固定的，那一个通道经过多少个时钟周期，也是固定的。

不知道什么意思....