微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ad芯片的时钟频率和采样率的关系

ad芯片的时钟频率和采样率的关系

时间:10-02 整理:3721RD 点击:
时钟频率和采样率是一回事么?还是说时钟触发采样行为,因此时钟频率越高,采样率就越高?

对高速ADC说,输入的时钟通常都是采样率了.但对低率的串行接口的芯片说采样率,最内部逻辑控制.
就我了解就是高速ADC也不是时钟直接触发采样行为的,这中间有变换,与采样的一些性能有关.

ad芯片的时钟频率和采样率的关系:
采样率 <= ad芯片要求的时钟频率

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top