微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问版主,VCS支持system verilog assertion 吗?

请问版主,VCS支持system verilog assertion 吗?

时间:10-02 整理:3721RD 点击:
请问小编,最新版本的VCS支持SYSTEM VERILOG ASSERTION 吗?我的开题方向有关这方面的,希望了解的朋友给个答复,先谢过了

支持的

eetopeetop

当然支持了。VCS应该是对SV支持最好的

版本要高一些,应该起码是2005.06—SP1版本vcs

宝吉牌多功能盘园钢筋拉丝机

支持啊

学习了

synopsys主推SystemVerilog,它的工具当然支持啦!

好东西  谢谢楼住

学习了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top