微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 功能仿真与时序仿真的时钟触发问题!

功能仿真与时序仿真的时钟触发问题!

时间:10-02 整理:3721RD 点击:
我写好了一个bdf顶层原理图模块,里面有几个时钟上升沿触发的module,在功能仿真中运行正确;但在时序仿真时,发现原本是上升沿触发的变成下降沿触发了,下降沿触发的变成上升沿触发的,如果是因为时序仿真引入了延迟的问题,也不该这么准确啊刚好是半个周期?不知板上的同仁们是否遇到过这个问题,请求指导!谢谢!

你能确定时下降沿吗?也许有时候波形还是存在一点小误差的吧,引入的延时造成的可能性最大。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top