微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎么把数字锁相环的频率锁定在50赫兹?

怎么把数字锁相环的频率锁定在50赫兹?

时间:10-02 整理:3721RD 点击:
怎么把数字锁相环的频率锁定在50赫兹?

是设计PLL还是使用PLL?

这么低的频率啊~

我也准备开始研究PLL, 有什么问题可以一起探讨?

郁闷,我是设计个锁相环,结果不能锁50赫兹的信号

我也想知道

顶一个

这个……频率好低啊

路过,进来看看

我也是来看看有解答的不。

50HZ的数字信号吗?

这么低的频率还用锁相环?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top