• · FPGA开发板，上电后发烫11-27
• · 关于FPGA的RAM核管脚问题11-27
• · modelsim中出现错误 Error: (vsim-3063)11-27
• · 关于ISE中的逻辑模块产生中断信号到microblaze中的问题11-27
• · 用quartus下载的时候 只要usercode不是八个F下载了就运行不了，见 帖子内图片11-27
• · 我的modelsim和quartus老是关联不不起来11-27
• · fpga时序约束问题11-27
• · 请问 学生 用那款FPGA芯片好呢？11-27
• · 一段简单的程序问题求助11-27
• · modelsim对语法检查不严格11-27
• · vivado 时序约束失败的问题11-27
• · DSP Builder做DDS，编译报错提示part name无效11-27
• · xilinx烧写问题11-27
• · 802.11的MAC层设计11-27
• · XST综合时的问题11-27
• · verilog语法问题11-27
• · 求助电梯控制器设计的问题11-27
• · Xilinx ISE如何获得FPGA的最大工作频率11-27
• · 新手记录贴希望指正11-27
• · ISE综合完成之后给出的最大频率。11-27
• · windriver无法创建inf文件11-27
• · modelsim仿真DCM问题11-27
• · 异步fifo综合，时钟怎么约束？11-27
• · 请教一个关于数字电路竞争冒险的问题11-27
• · 求ModelSim 6.5 se 的下载地址11-27