微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE综合完成之后给出的最大频率。

ISE综合完成之后给出的最大频率。

时间:10-02 整理:3721RD 点击:
如下图,这个最大频率指的是什么频率啊?时钟频率么?

如果这个最大频率是指时钟频率的话,我如果输入的时钟比这个要大,是不是要加时序约束呢?
那怎么添加呢?
谢谢大家帮助!

综合出来的结果参考价值不大,Place & Route之后的比较准确。建议不管运行频率多高,都加约束。

这个频率应该是数据工作的最大频率


恩,请问如何看Place&Route之后的最高频率呢?

路过,学习。



   高手,还有一个问题,想问一下,如何加时钟约束呢?

去下个介绍UCF约束怎么写的PDF,上面有告诉你怎么写各种约束。xilinx的网站上应该就有的。
搜索period约束,你就知道时钟约束怎么写了

综合完最大时钟频率没有考虑布局布线延时,没有什么参考价值,一般place&route后的时序报告会比较准确



    请问   要是这个综合报告中的最大频率 比 程序中的系统时钟频率大怎么办?系统不能正常工作吗?

综合时可以对XST加XCF时序约束(不是UCF)。
但遗憾的是,加不加对综合结果完全没有影响。

反正所有的时钟我都是加ucf

学习下

我也找不到PAR后的时钟频率啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top