Xilinx ISE如何获得FPGA的最大工作频率

写论文，设计一个FPGA程序，如何获得这个程序的最大工作频率呢?综合报告里有Maximum Frequency，但是这个不准确。
布局布线后静态时序报告里面有没有?如何解读这个报告?
还是使用Modelsim进行布局布线后仿真?

布局布线后的时序报告里面有最大频率，这个频率是时序计算最差的情况下的值，实际上FPGA的频率要比这个频率要稍微高一些。
具体怎么看报告吗，参考官方文档吧

非常感谢你，根据你的提示，看了一下官方文档，又有新的收获。

   把你看的文档发我一份咯，我最近也在研究这个东东，跑出来的时钟跟我想要的频率差别有点大的说，我的邮箱，，
452547850@qq.com

最大时钟频率是考虑你所用器件的仿真模型结合你的设计能达到的最大频率，实际的器件应该都能比这个值跑得高一点，再者，你所获得的频率未考虑物理约束，应具体考虑最大工况下的频率。

到底是什么，搞不懂 啊

好，顶一个！