vivado 时序约束失败的问题

目前，遇到了在 ISE 下功能正确的工程，在vivado下重新产生 (IP 限制了必须在vivado下才能完整编译)，时序约束失败。甚至无法产生bitstream。
   ucf 转 xdc,  同一时钟的寄存器路径和ram路径也报错。(使用ISE的NGC网表) 。
   哪位遇到过这个问题的，如何解决?
   vivado 太严格了， 费神！