• · 三重好礼，热辣来袭！Vivado进阶之路现已开启！11-27
• · 求助，如何在opencore下载源代码11-27
• · Verilog-XL到底是什么工具啊11-27
• · 菜鸟问一个verilog中function模块的问题。11-27
• · 请教：用verilog怎么实现图中波形？11-27
• · ASIC中的register初始上电时，如果没有reset，会是什么状态11-27
• · 接口逻辑11-27
• · 新手FPGA进行Burst传输掉点求大神指点11-27
• · 二输入寄存器的赋值问题11-27
• · 请教一个vivado上做Verilog的入门级问题！11-27
• · 新手求助，用VHDL实现流水灯11-27
• · V7中BUFH 和 BUFR的区别，求教，多谢~11-27
• · 求助 Fpga模拟i2c读写24lc02b11-27
• · Synopsys DC 可以允许用户设置supply voltage吗？11-27
• · quartus ii 编译问题11-27
• · 哪位有DC比较全的TCL脚本，可否发给我学习学习！多谢了！11-27
• · 有多少人习惯并且熟练运用TP流程图进行复杂系统的潜伏期分析？11-27
• · 用xilinx （FPGA）怎么和一个LVDS接口的器件进行通信，对LVDS接口不懂啊11-27
• · 请教：ISE13.4 程序可以下载，不能运行11-27
• · Verilog中小数怎么进行量化11-27
• · ISE12.1调用第三方综合工具Synplify，综合后报错但是不显示错误和警告11-27
• · 求助：脉冲沿对齐检测电路11-27
• · 请教一个cache发包率的问题11-27
• · 毛刺的产生问题11-27
• · 时钟切换电路的Verilog实现11-27