请教一个cache发包率的问题

时间：10-02 整理：3721RD 点击：

cache（write back cache）仿真，在稳定状态，知道miss rate, read/write 比率，cache输入端的发包率，是否可以得到cache向memory端write request的发包率的理论值（通过 miss rate, read/write percentage 和 cache输入端的发包率计算获得）
谢谢大神们的指点

上一篇：毛刺的产生问题
下一篇：求助：脉冲沿对齐检测电路

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器