微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 毛刺的产生问题

毛刺的产生问题

时间:10-02 整理:3721RD 点击:
一直在考虑为什么会产生毛刺,刚刚看到这是因为亚稳态的原因。亚稳态是由于触发器的建立时间和保持时间不满足产生的,那如果我没有触发器呢?纯组合逻辑会产生毛刺吗?

因果反了,毛刺是由组合逻辑产生;可能导致亚稳态

数电上有讲呀 数字电路的冒险竞争

数字电路抛开电气因素,一切的问题都处在延时上.....所以为何时序分析如此重要

竞争和冒险


亚稳态是触发器产生的,不应该是时序逻辑吗?



    触发器不就是时序逻辑了?


对啊,触发器是时序逻辑,时序逻辑不会产生毛刺会产生亚稳态这句话对吗?



    对!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top