• · chipscope是不是会影响结果11-27
• · 关于FPGA的TEMAC接收数据包长度有异常的疑问11-27
• · Xlinx FPGA 红色飓风II 引脚配置问题11-27
• · 产生翻转信号11-27
• · Verilog I2C通信，新手求助！11-27
• · SDR,DDR的刷新操作11-27
• · 请教下温度与数字芯片性能有什么关系？11-27
• · 求AHB BFM11-27
• · 关于异步FIFO中的信号同步问题以及格雷码11-27
• · DVB-S2的LDPC编码在FPGA上用verilog实现11-27
• · 关于状态机三段式中阻塞赋值的问题11-27
• · dc 综合的时候不插入isolation cell和level shift。11-27
• · ise12.1中coe文件是怎么生成的？11-27
• · FPGA内部逻辑约束问题11-27
• · xilinx idelaye2 使用请教11-27
• · 差分信号 OBUFDS11-27
• · 8051定时器二设计11-27
• · 萌新请教几个FPGA的仿真问题11-27
• · 在FPGA中访问片外SDRAM11-27
• · 关于三段式状态机综合问题11-27
• · verilog case语句遇到的问题11-27
• · ddr读写11-27
• · FIFO你是自己写还是用IP？11-27
• · 请教formality报error11-27
• · vivado仿真功能有bug？仿真结果与ISE和modelsim不一致11-27