关于状态机三段式中阻塞赋值的问题

在状态机三段式中，第二段（状态转移条件判断）中使用的是阻塞赋值，如 next_state=S2;而在第三段中描述次态寄存器输出时使用next_state的值做判断。三段三个always并行发生，那么当执行第三段中判断next_state时，怎么知道这个next_state是否已经在第二段中被改变了?    在仿真的时候modelsim先跑这三段中的第几段还会对结果有影响?
    谢谢！

额，我知道了。无视我吧

不要以C语言这类语言的思想习惯来写Verilog

    tell me more.

三个always是并行执行的但不是同时触发的，第二段是在cur_state改变后触发，所以不存在我说的问题。