• · 关于教材上作为例子的代码11-27
• · 请教ISE生成的ipcore调用ngc还是v还是xco？11-27
• · ERROR:Pack:1107 - Unable to combine the following symbols into a single IOB11-27
• · synplify综合173M，FPGA例化综合为什么只有130M？11-27
• · DC DFT综合时bottom-up策略请教11-27
• · FPGA程序上机运行时好时坏11-27
• · 高薪诚招FPGA硬件工程师11-27
• · 逻辑分析仪求教，11-27
• · FPGA烧坏问题11-27
• · 问一个RS232的接口问题11-27
• · vivado综合一天一夜没有综合完成11-27
• · 求助 synopsys DC11-27
• · 请教生成bit的时候，没有相应的report11-27
• · 有没有想兼职的，我们有些项目想外协，Altera FPGA11-27
• · 请教关于hard macro的error问题11-27
• · 请教一个verilog编译错误11-27
• · PC端如何与FPGA板子进行数据交互11-27
• · modelsim break in Module error11-27
• · VCS装好怎么又不行了？11-27
• · 关于spartan6下DDR2的操作，可以看一下我的博客。11-27
• · 关于Xilinx Virtex-5！关于eMMC5.0！11-27
• · verilog怎么实现串入并出11-27
• · 双沿输出的时序约束11-27
• · 打开Project 是提示如下图，请问要如何解决！11-27
• · 视频输入输出扩展板11-27