• · 两个spef文件在同一个design中如何合并11-27
• · 有没有能够通过下面一段话画出逻辑框图啊11-27
• · Zynq编译U-Boot出错11-27
• · CLOCK PATH的问题11-27
• · VMM SV 队列使用方法求助11-27
• · 关于xilinx 保持时间不满足的解决方法求教11-27
• · FPGA多（5个）个不同相位的时钟选择问题11-27
• · 如何理解虚拟引脚virtual pin？virtual占用LE吗11-27
• · 脉冲同步器中的切换电路搞不懂11-27
• · modelsim和matlab联合仿真的问题11-27
• · 调试MIG出现的错误：PLACE:886，烦请大家指点11-27
• · xilinx_pcie工程11-27
• · 请问实现“乒乓”操作必须要两块存储器吗？11-27
• · FIR滤波器的系数精度选择问题11-27
• · FPGA与MCU11-27
• · DC 中对于inout类型port怎么约束？11-27
• · 请教：在quartus ii编译的时候Warning (12251)11-27
• · 请问如何通过网卡向fpga开发板传输图片数据11-27
• · 大家怎么有效快速的阅读Verilog程序啊，现在手里有一个程序，但是程序没有注释11-27
• · xilinx: 如何初始化同一个block memory ip例化的几个rom？11-27
• · verilo语法问题11-27
• · Xilinx JESD204B仿真问题11-27
• · 一道时序分析题求解答，，能给出详细的步骤更好11-27
• · 一路8M数据转4路2M数据，输出2M不能帧同步，高手请帮忙看看。11-27
• · verilog调用子模块时parameter的传递问题11-27