两个spef文件在同一个design中如何合并
时间：10-02
整理：3721RD
点击：
现在我们有一个SoC设计，我们先把内核CPU做成一个IP，再把这个IP应用到这个SoC中。在时序分析阶段，后端会提供：A：CPU IP的1个网表+1个spef文件；同时后端还会提供
B：顶层的1个网表+个spef文件。
A和B各自内部独立的时序分析没有问题，但是在A和B的接口部分时序是不准确的，因此我们希望得到这样的结果：
C：顶层的1个网表+CPU IP的1个网表+1个统一的spef文件
因此，我们需要将A的spef和B的spef这2个文件合并成1个C的spef，以便进行统一的时序分析或者仿真。
BTW：PT可以读入2个spef文件，但是我发现可能是层次或者其他原因，路径延时明显过大，可以判断是不正确的。
问题：
1、本例中层次化设计的多个spef文件（顶层1个spef+CPU IP 1个spef）合并成1个spef文件是否可行?目前正在查阅数据手册看是否有merge的命令，还没有结果。
2、是否有其他方法来解决这个问题?
B：顶层的1个网表+个spef文件。
A和B各自内部独立的时序分析没有问题，但是在A和B的接口部分时序是不准确的，因此我们希望得到这样的结果：
C：顶层的1个网表+CPU IP的1个网表+1个统一的spef文件
因此，我们需要将A的spef和B的spef这2个文件合并成1个C的spef，以便进行统一的时序分析或者仿真。
BTW：PT可以读入2个spef文件，但是我发现可能是层次或者其他原因，路径延时明显过大，可以判断是不正确的。
问题：
1、本例中层次化设计的多个spef文件（顶层1个spef+CPU IP 1个spef）合并成1个spef文件是否可行?目前正在查阅数据手册看是否有merge的命令，还没有结果。
2、是否有其他方法来解决这个问题?
顶一下
才发现你同时在三个板块发了这个帖子，这也是板块划分不清晰导致的，说明急缺单独的数字IC设计板块，呵呵。
我在后端板块回答了你的帖子，希望对你有帮助。
是的，谢谢