微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有没有能够通过下面一段话画出逻辑框图啊

有没有能够通过下面一段话画出逻辑框图啊

时间:10-02 整理:3721RD 点击:
假设中值滤波使用的邻域为3*3,那么就需要知道9个数据。
同一行相邻的数据可以通过设置多个寄存器获取。
同一列的相邻数据的获取可以使用一个行缓存LineBuffer获取,行缓存的头部是ROM中流出的数据,行缓存的3个末端是相邻的三行,这样就能每个周期得出相邻行的三个数据。
这样每个周期就能获取邻域内的9个数据。
谁能够知道这个的逻辑框图怎么画 ,画了半天都不对啊。谢谢。

这个其实是卷积核运算:3x3卷积核


谢谢。

客气!
我刚刚做完7x7卷积核运算

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top