微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC 中对于inout类型port怎么约束?

DC 中对于inout类型port怎么约束?

时间:10-02 整理:3721RD 点击:
sdram控制器的数据线为:inout [31:0] dq;
请问,在DC中, 对于这个inout类型port怎么约束呢?
O(∩_∩)O谢谢!



    我也不太懂。也是在看约束相关的东西。但是我觉得这个的约束应该是要两个方向都约束的吧。呵呵,帮忙顶下~麻烦你也去帮我回答下我的提问吧,如果你知道的话。哈哈

INOUT 类型怎么约束呢

至少有set_input_delay and set_output_delay.
DDR的约束比较复杂。论坛上有DDR 约束的技术paper (好像是synopsys).

如果买的DDR PHY IP,基本不用用户区约束DQ/DQS等IO啦。

同求 ,你后来怎么解决了呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top