一道时序分析题求解答，，能给出详细的步骤更好
时间：10-02
整理：3721RD
点击：
求给出固有建立时间的公式与保持时间的公式，以及相应的解答结果步骤，求大神解答
缺少了datain相对clock的相位关系，即datain的input delay未知。
在器件内部clk与datain走过的时间相差0.9ns，则setup加，hold减去0.9，因为有个反馈路径，所以最多为200MHz
和你结论一样
你去看下这个帖子的讨论就明白了，它的时序路径比你这个严谨，最终目的是搞清楚本质原理，电路怎么变换都可以解。
http://bbs.eetop.cn/thread-478254-1-2.html