• · 请问设计中同时用到了上下边沿的，怎么约束时序？11-27
• · 求助！光纤aurora核问题11-27
• · 请教signed signal的声明11-27
• · 用modelsim仿真出现问题！11-27
• · 有偿转换，ahdl 转换 verilog语言 ，熟悉ahdl，有时间的请看。11-27
• · 关于建立时间与保持时间11-27
• · 一道笔试题11-27
• · 大神求助，关于APB的SPI接口11-27
• · FPGA 多路方波信号11-27
• · 一个关于位数的计算问题11-27
• · XST对数组综合慢11-27
• · 语言转换，ahdl 转换 verilog语言 ，熟悉ahdl，有时间的请看。11-27
• · 周期性的脉冲信号如何实现只增加有效脉冲宽度（高电平）？11-27
• · ISE14.3 利用Block RAM生成的IP核，输出信号为什么是不定值？11-27
• · vivado的bug谁碰到过，怎么解决的？11-27
• · 有没有一种方法能够自动的在ALTERA的FPGA编程文件中加入自定义信息？11-27
• · VIVADO布局布线报错11-27
• · 在以太网通信过程中的pause帧成对出现的问题11-27
• · verilog菜鸟问题请教11-27
• · 请教给位大虾一个Modelsim仿真错误的问题11-27
• · 用quartus调用ModelSim仿真时不自动进行仿真11-27
• · 数据采集module11-27
• · Altera和Apical交付首个HD WDR FPGA监控应用解决方案11-27
• · （视频教程）Altera MAC核项目实践教程（三速MAC+10Gbps MAC）11-27
• · FPGA设计真的需要synplify来做综合吗11-27