微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VIVADO布局布线报错

VIVADO布局布线报错

时间:10-02 整理:3721RD 点击:

请问哪位大侠有知道这个报错的原因吗?
[Drc23-20] Rule violation(IOStandard Type -1)IOStandard Type-I/O port XDDR3_DCLK0 is Single-Ended but has an IOStandard of DIFF_SSTL15 which can only support Differential
DDR3的二个时钟应该是差分时钟,但用DIFF_SSTL15的标准不行,如果将DIFF_SSTL15换成SSTL15,又会报差分时钟是差分端口,而我设置的是single_end的错误!
求哪位大侠能够帮我一下,非常感谢!

求大侠来帮助解决这个问题,自己顶一下!

LZ有VIVADO的安装包资源吗,可否分享一下  百度网盘或者其他的都行,这个资源不好找   谢谢

小编解决了吗?我也遇到类似的问题。
我的明明是差分信号,它非说是单端信号。

为什么用DIFF_SSTL15的标准不行?

电平标准不匹配  好好检查吧

这样分配是没有问题的,主要是模块里头没有对这对管脚做实际的处理(接到MMCM或者IBUFDS),这样程序就会认为你这是单端管脚,于是导致了进行DRC检查的时候出错。在模块内部把这些差分的管脚都做好BUF就行,输入的可以用IBUFGDS或IBUFDS,输出的可以用OBUFDS,这样就不会报错了。当然使用的时候还要看具体的使用需求,以上只是不让编译器报错的方法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top