求助！光纤aurora核问题

时间：10-02 整理：3721RD 点击：

小弟最近在K7上进行调试光纤，使用一个GTX（一个光模块）进行自收发测试，例化了一个aurora v8.3的核，程序跑通后加在到板子上后发现在loopback设置为0的情况下Channel up无法拉高，没有数据传输；而将loopback信号改为001后，不管插不插光纤都可以看到数据传输和channel up为1，就算把光模块拔掉也会看到数据在动。请问：loopback只是在FPGA内部内循环数据吗?

loopback信号设为001是内部环路测试的，你用的K7是哪款开发板呢?

上一篇：请教signed signal的声明
下一篇：请问设计中同时用到了上下边沿的，怎么约束时序？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器