微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教给位大虾一个Modelsim仿真错误的问题

请教给位大虾一个Modelsim仿真错误的问题

时间:10-02 整理:3721RD 点击:
** Error: (vsim-3009) [TSCALE] - Module 'my_button' does not have a timeunit/timeprecision specification in effect, but other modules do.
请教各位大虾
Modelsim出现这个错误的原因是什么啊?

没有定义 timerscale



    我在testbench中定义了'timescale了,在源程序中没定义,是要在源程序中也定义吗?我之前写的testbench就没有在源程序中定义

对于这个错误,可以通过一个指令来屏蔽掉。具体如下:
底层模块没有是`timescale或者timeunit/timepresicion定义,在仿真加载时会出错,而不是像之前版本一样作为告警。
解决:可以使用在vsim指令后加-supress 3009屏蔽该告警。

将有timescale的放在flist第一行就可以了



    不懂,仿真方面我太菜了



    是testbench里边还是源程序里边

timerscale 有格式说明的,你自己查查资料

测试脚本有格式要求。



    测试脚本是通过软件自动生成的,关于timescale的格式,我不知道看什么资料,能不能推荐一点呢?谢谢了!

在modelsim的transcript窗口下可以输入脚本指令,加上我提供的那个参数选项即可屏蔽这一类的警告错误。如果只是通过工具的用户界面来启动仿真的话,可能有点麻烦了。

    verilog 有语法书,语法书都有 啊。或者你直接百度,论坛资料库都有。夏宇文的也可以

推荐你看看编写测试平台这本书



    哦,我还是再看看资料吧,这方面我太菜了,菜刚开始,谢谢啊!



    谢谢!这方面我再加强一下!



    好的,谢谢!

不太懂

顶4楼的。使用4楼的方法好用。



   这个方法可行,有个拼写错误,是"-suppress"而不是"-supress".



    少了  timescale 1ns/1ps

同样坐等!



    你好,我也遇上了这个 not have timeunit错误,你说在vism指令后加上-suppress 3009
  是在哪里输入这条指令啊,,我在transcript 框里输入之后显示错误


很久的事情了,现在也不用modelsim,有点忘记了。

我在testbench中定义了'timescale了,在源程序中没定义,是要在源程序中也定义吗?我之前写的testbench就没有在源程序中定义

在文件最上面添加'timescale 1ns/100ps  时间根据自己的情况更改

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top