周期性的脉冲信号如何实现只增加有效脉冲宽度（高电平）？

如题，周期性的脉冲信号如何实现只增加有效脉冲宽度（高电平宽度），而无效脉冲宽度（低电平宽度）还是维持以前的值，新生成的是有效脉冲拓宽了得周期脉冲信号。我想了一下午，还是不知道怎么解决，请大家帮忙看看，万分感激！

换个思路考虑，某个时钟clk可以分频得到信号A，其高低电平比为b:a；那么这个clk一定能得到信号B，使得其高低电平比为3b：a。直接通过信号A得到信号B应该是无解的。

谢谢您的帮助和建议。直接通过clk那样得到我已经实现了，关键是我想了很久，还是不明白怎么由上面的脉冲信号直接扩宽得到下面的脉冲信号。

自我束缚。

利用第一个信号，产生一个逻辑时钟信号，然后输入到PLL。然后PLL输出第二个信号对应的频率的N倍时钟。N为多少，取决于3b：a的比值是多少，只要能够计数产生这个比值3b:a就行了。