用modelsim仿真出现问题！

时间：10-02 整理：3721RD 点击：

我在程序里将Y定义成wire signed[31:0]类型，y_ini2是个reg signed[31:0]类型，y_ini2的值是-30000，没有问题 assign Y = (mode==0)? y_ini2 : 0 ;
在modelsim里时候发现了个问题，Y的波形是正确的，但是显示的数值是错误的，decimal显示是-1，二进制的值是32位全部为1，波形和数值对不上，这是为什么?

上一篇：有偿转换，ahdl 转换 verilog语言，熟悉ahdl，有时间的请看。
下一篇：请教signed signal的声明

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器