关于Xilinx Virtex-5！关于eMMC5.0！

时间：10-02 整理：3721RD 点击：

最近在研究eMMC 5.0芯片的controller，现在硬件电路设计的时候遇到了点问题。准备选用三星的eMMC芯片。（1）我准备用HS400模式，总线的时钟达到200MHz，这样的话FPGA端的接口是不是要设置为HSTL?但是在三星的datasheet中没有给出电路连接的电平标准，现在迷茫了，不知道该用普通的1.8V还是将FPGA端的IO电平标准设置成HSTL1.8。我查资料都说频率超过180MHz就得用HSTL的电平了，eMMC用FPGA做的人还比较少，不知道有没有做过的小伙伴给点提示?
（2）FPGA用的是Xilinx V5系列的，我看还有DCI（数控阻抗）的设置，这块什么情况下使用?

没人看吗

自己顶啊

咱们可以交流交流，我在研究emmc4.5，但Verilog时序一直搞不定，芯片没反应！

已私信你~加我qq 交流啊

你好，我也在做FPGA的eMMC控制器，使用的块读取，但是读取速度非常慢，我设置的读取16块，但是读取前4块需要等待很长的时间才会读取第二个4块(5，6，7，8块)，导致整体速度只有50Mbps（单块eMMC芯片），也就是6.25MB/s左右的速度，将时钟从50M调整到10M，10M的每四块中间间隔会变短，但是整体读取速度不变，还是6.25MB/s左右的速度。可以加你qq请教下吗?谢谢。

小编你好，我去年也做过eMMC 5.0的控制器，用的是V6 系列240T，把12片放在一个FMC卡上做了个小存储板，用的是东芝的片子，那时找不到可以交流的同行，希望能加你QQ交流下，有些问题想向你请教下，看能否再做些优化，我QQ 583964172

瞅一瞅,瞅一瞅

咱们是否可以交流下，QQ544582176

咱们是否可以交流下EMMC接口设计问题，QQ544582176

上一篇：verilog怎么实现串入并出
下一篇：关于spartan6下DDR2的操作，可以看一下我的博客。

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类