微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vivado综合一天一夜没有综合完成

vivado综合一天一夜没有综合完成

时间:10-02 整理:3721RD 点击:
没有改程序的vivado 差不多一个小时就综合完成了,在原来的基础上就是删除了几句话,结果已经24小时了,还没有综合完成,综合进度还是显示为0 , 请问大家这是什么原因 ?遇到过没?

所以说 编写RTL代码时 规范很重要



   编码不规范也会导致这种情况嘛 ?

吉他哥也搞vivado啦!代码量是不是很大啊!vivado是慢,不过大部分在par的阶段耗时间!

关掉程序,重启不解释

遇到这种情况就不要再跑下去,关掉程序,重启电脑。再来跑一遍。

good material



   恩,在用V7,用vivado,还不太熟悉

GUI界面卡死,建议用Script 去编译代码。

Vivado有时候就是这样的,代码改一下,重新来一次。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top