微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于教材上作为例子的代码

关于教材上作为例子的代码

时间:10-02 整理:3721RD 点击:
今天在一本教材上看到这样一个程序,作者是不是要表达一个多路复用器,个人觉得作者的写法问题很大啊。不知道作者写这个程序的意图是什么。想听听大家的意见



   代码是错误的,综合时会报错--多驱动multi drive,比如s=4'hF时a=0,b=1,o的值到底是高还是低是没法判定的

这书的作者是谁啊?毁人不倦!


用ise和quartus都可以综合出来,仿真的时候s有两位及以上为一,o就输出不定态了。


不知道作者为什么会拿这样的代码举例,很容易误导初学者吧。这样的写法在实际项目中应该不会采用吧

建议把书名和作者名报上来,太水了

多输入至单输出,看似多路复用;然而组合逻辑多驱动至输出,这是什么鬼?作者是在梦游么?算是见识了!


这本书作者出来是不些Verilog的而是学VHDL的,VHDL中很多这个写法,但是作者举例子太慌了,感觉很敷衍读者



    图片上面部分就是VHDL写的啊,如果我没忘光的话,VHDL也没有这种写法吧,多源驱动,谁能预测会综合出个什么结果
明显误人子弟,要么就是盗版书
(补充一下,或许他认为多路同时驱动,只有一路条件成立,其他路输出高阻,不影响结果输出,谁知道所有的综合器是不是都按照他想的那样去做呢?也许他在哪里已经验证过了,但我还是坚持一点:误人子弟)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top