• · 关于clock jitter对时序违例的影响12-12
• · 一般3rd party IP包括版图吗？12-12
• · Astro加入Filler后Verify P/G Connectivity的问题12-12
• · 对SMIC的PAD的LVS问题12-12
• · 请教一个MCU中OTP或者FLASH的问题12-12
• · 这个公式怎么由2推导到1的？12-12
• · ( I => Z ) = (0,0)在库文件中具体含义是什么12-12
• · 国内哪家企业能刻12英寸65纳米了？12-12
• · zz A brief history of Apache and its IPO12-12
• · 北京哪有做EMMI分析的地方？12-12
• · 这个drc规则是出于什么目的？12-12
• · 问个电容stack的问题12-12
• · wafer管芯数量、成本估算等等求教12-12
• · 惭愧，基本的传输线还是搞不清，请教12-12
• · 这个ring oscillator的buffer设计需要注意什么？12-12
• · placement的时候有必要指定寄存器位置么12-12
• · 请教差分电路电容的接法问题12-12
• · 请教add fill tie cell 的问题（axgAddTapCell）12-12
• · 关于create_clock12-12
• · 请教关于SPI的问题12-12
• · 求教：当在电路中使用clock gate的时候需要注意什么？12-12
• · 请问怎样在Cadence中实现一个理想的OTA呢12-12
• · 求推荐LFSR的介绍材料12-12
• · 新手问几个CMOS PLL方面的基本问题12-12
• · 请教一个component video问题12-12