微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 关于create_clock

关于create_clock

时间:12-12 整理:3721RD 点击:
首先综合的时候是带着pad综合好还是不加pad只综合core更好呢?
如果是带着pad综合的话clock是在pad外面的port上创建,还是在里面core的pin上创建呢?

其实问题不在于怎么综合,怎么create_clock,问题在于如何使得你的方法reasonable。
很难一句话说清楚。
如果带pad综合,你的pad timing lib的内容够全吗?如果在pad的pin上创建clock抑或设置input/output delay,clock能传到core部分吗?穿过pad的timing path能存在吗?如果不是,就可能需要在core上面去综合。
反过来,如果在core level综合或是create clock,能够给core的input/output port给予足够的timing裕量来保证在floorplan之后不会因为pad太过遥远造成critical path吗?
总之,综合器是个好东西,如何用好还是需要设计者很多的思考和经验的。

what's this clock functional ? if it is for feedback clock for IO timing, then it has to be defined at pad & port ,
if it no matter with IO , then core area should be OK

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top