请教关于SPI的问题

芯片需要个spi slave，master和slave是不同的时钟域
spi slave的输出数据与内部时钟（slave clk）是同步的，但与sck是异步的，要保证master准确的采样slave的输出数据，
我现在的想法：
1、用sck同步sdo，但是sdo的每个bit的是一个sck_syn（同步后的sck）周期长，这样可能会出问题，
2、用sck控制slave的输出数据移位寄存器
大家有点什么建议吗？

用slave内部的clk去同时同步spi总线上的时钟和数据
然后用同步出来的时钟产生一个pulse，用这个pulse去采数据线上的数据
这是最简单的，最常见的同步处理的方法
除此以外还可以用一个异步的FIFO，数据都是跟着SPI线上的时钟走的，这样做得人少一点