微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 请教add fill tie cell 的问题(axgAddTapCell)

请教add fill tie cell 的问题(axgAddTapCell)

时间:12-12 整理:3721RD 点击:
用的ARM提供的SMIC.18的SC lib
因为这个库的阱和衬底都没有链接至电源,需要添加tie cell
但这个在那个时候添加呢
布局前? 布局后? 还是布局布线后,类似其他filler?
试了好几个位置,都还是有问题
另外添加的时候axgAddTapCell都需要设置哪些参数
ARM提供的文档只给的很简单的命令如下
   axgAddTapCell
   setFormField "Add Tap Cell" "Tap Master Name" "FILLTIEM"
   setFormField "Add Tap Cell" "Tap Layer" "83"
   setFormField "Add Tap Cell" "Tap Distance Limit" "15"
   setToggleField "Add Tap Cell" "No Tap Under Mx" "M2" 0
   setToggleField "Add Tap Cell" "No Tap Under Mx" "M1" 0
   formOK "Add Tap Cell"
其中Tap Distance Limit数值又是如何确定的
DRC rule file看了半天,也没找到什么相关的
烦请大家帮助
谢谢

最好是在floorplan后place之前
那个limit去找看drc rule,或者直接问foundry

多谢
我试一下
这个limit在Drc rule的描述是什么?
我这个有点想不太明白

Furthermore
lib的readme建议是place之前
但我看Astro的命令手册是在CTS之后
很困惑
这个命令的其他参数
比如NWELL的层ID什么之类的要指定么?
那个参数有P-diff, 和N-diff,然而工艺文件只有一个diff
是不是P-diff, 和N-diff填那一个就行了?
谢谢

记得ARM提供SMIC18库建议的 tie cell 距离20.这个可以查看ARM库文档的Special Cel
ls那个小结。
SMIC的DRC文件也有说明, 在 Conventional Check 这个小结。
布局前放:规整,性能好,面积大。
布局后插空:面积小,有时候最外围密度不够。
需要的设置你已经都写出来了,Tap layer 83是说 GDS No.83 这层表示了这是FILLTIM
。然后金属线会穿越或者禁止进入这个区域
FILLTIM就是个基本单元,你不用理会它的结构,N+,P+什么的可以直接看库里的GDS文件。
纯词鞘裁唇峁埂

大牛啊
ARM库文档的Special Cel的确指定的是20
不过lib 下readme又给出了15
然后貌似smic给出是单row30, 这个参数是2*30
不过这个应该满足规则就可以吧
这个命令的其他参数比如下面这几项需要指定么?
我来来回回试了好多次
DRC还是报错
另外我试了Placement前放置,却总是失败
报告有cell不在Row上
setFormField "Add Tap Cell" "N-Well Layer" ""
setFormField "Add Tap Cell" "Contact Layer" ""
setFormField "Add Tap Cell" "P-Diffusion Layer" ""
setFormField "Add Tap Cell" "N-Diffusion Layer" ""
setToggleField "Add Tap Cell" "No Tap Under Mx" "M2" 0
setToggleField "Add Tap Cell" "No Tap Under Mx" "M1" 0
setFormField "Add Tap Cell" "Connect to Power Net (optional)" "VDD"
setFormField "Add Tap Cell" "Connect to Ground Net (optional)" "GND"
setFormField "Add Tap Cell" "Tap Spacing Design Rule" ""
formOK "Add Tap Cell"

axgAddTapCell
setFormField "Add Tap Cell" "Insertion Mode" "Move Std Cells"
setFormField "Add Tap Cell" "Tap Master Name" "FILLTIEM"
setFormField "Add Tap Cell" "Tap Layer" "83"
setFormField "Add Tap Cell" "Tap Distance Limit" "15"
setToggleField "Add Tap Cell" "No Tap Under Mx" "M2" 0
setToggleField "Add Tap Cell" "No Tap Under Mx" "M1" 0
formOK "Add Tap Cell"
这是place 后的用法,会自动填空。
Tap distance的问题符合SMIC的DRC的规则就好。
axgArrayTapCell
setFormField "Array Tap Cell" "Tap Master Name" "FILLTIEM"
setFormField "Array Tap Cell" "Tap Cell Distance in Array" "30"
formApply "Array Tap Cell"
formCancel "Array Tap Cell"
这个是FloorPlan后进行的,如果还是不清楚就一步一步的把每个选项试一下。在窗口里可以看见规则的放了很多FILLTAP单元进去。

OK
我大约发现我的问题了
我的设计里有一个PLL
所有的DRC错误集中在数字与PLL相邻的边缘区域
我想应该是这个边缘的TAP CELL还没处理好
不过还没有头绪如何去解决这个东西

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top