关于clock jitter对时序违例的影响

如果clock jitter指的是两个时钟周期长度之差的话，也就是cycle to cycle jitter。那么hold time是不是只受clock skew的影响，而不受到clock jitter的影响。所以在设定uncertainty时hold的会比setup的小一点？
我原来是这样认为的。可是后来想到那些generated的clock，它们的hold time检查不是还会受到主时钟jitter的影响么？这又如何分析呢。请达人指教

hold time 应该会受jitter影响吧？

http://wenku.baidu.com/view/57df0c36a32d7375a41780fa.html

hold time是同一个时钟沿通过不同的传输路径造成的violation
jitter是不同时钟沿之间的误差

如果是clock to clock jitter ，是对
hold timing 检查没影响的， 只影响setup 检查，
对于generated clock 对于mater clock jitter的影响，
我还没考虑过，