• · 版图跑LVS的时候提示supply error detected怎么解决12-30
• · 标准单元K库，寻求帮助12-30
• · 6.1.6版本layout—xl group 设置问题12-30
• · 求助帖 新手自学版图设计 请教下论坛大神 谢谢了12-30
• · 《模拟电路版图的艺术》要学懂多少才算有基础进行模拟版图设计啊？12-30
• · skill中怎么去掉list中的重复项？12-30
• · CADENCE在导入gds的时候，怎样才算导完了？12-30
• · 有谁能详细讲讲RDL是做什么用的？12-30
• · MOS管匹配是AABB好，还是ABBA好12-30
• · multipart path创建的guardring 中的孔不在格点上，是什么原因？12-30
• · TSMC 0.18工艺，Varactor电容询问12-30
• · 要如何 cadence PDK to laker ？12-30
• · Virtuoso画版图，各层次说明12-30
• · 请问大神们，我是virtuoso，在一个layout中如何引用另外的一个layout12-30
• · skill高手进12-30
• · 芯片tape out出来后size扩大了200um12-30
• · 关于CDF的参数设置问题12-30
• · 求大神详细的介绍一下12-30
• · IC 615 光盘如何安装12-30
• · skill入门12-30
• · IC51 修改格点到0.5nm12-30
• · 哪位大神可以教我打pin 呀12-30
• · 比对GDS用calibredrv或者comparegds都不好使，用的是IC61，还需要什么文件吗12-30
• · Design rule中层次的clear和dark是什么意思12-30
• · virtuoso&的问题12-30