微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 版图跑LVS的时候提示supply error detected怎么解决

版图跑LVS的时候提示supply error detected怎么解决

时间:10-02 整理:3721RD 点击:

DRC通过 但是LVS提示supply error detectded 要如何解决 我为了简化连线 好几个PMOS的衬底没有直接用metal 1连接到最上面的VDD,而是在衬底的metal 1上直接打label 是这个问题吗?layout里同样的label只能打一次吗?求高人指点 谢谢谢谢谢

用的 cadence virtuoso

1. label 需要加:
2. virtual connect colon 这个option 没有设成YES

同名字的label超过1个就都要加“:”吗?如果没有重名的label 不加“:”也是正确的

看情况, 如果两条net没有连起来就需要加:,同时你的virtual connect colon 要设成YES;如果是连起来就不需要,而且打多少个同名的label都没关系

也可以不加“:”,把Virtual connect name 设置为“?”就可以了,表示只要同名就默认互联。不过这个option有风险,wholechip最好关掉。

上一篇:标准单元K库,寻求帮助
下一篇:hcell

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top