• · UVM+Vvhdl语言，经验求职01-01
• · VCS晶体管级仿真出错01-01
• · 请教给IP做wrapper的问题！01-01
• · 求助：用VCS跑Systemverilog代码时，在makefile文件中的一个指令不懂01-01
• · questasim 的amba使用求助01-01
• · formailty设计和网表有不匹配但找不到不匹配点的对应源代码01-01
• · systemverilog uvm 验证01-01
• · VCS混合编译VHDL， SV求助01-01
• · 郁闷了一周的问题01-01
• · systemc与verilog联合仿真01-01
• · vcs 覆盖率整合01-01
• · 从事IC验证工作8年，有需要的请联系我，谢谢01-01
• · makefile 参数传递01-01
• · VCS/NC-VLOG编译和仿真参数请教01-01
• · 关于system verilog中的function coverage report(VCS)01-01
• · 求问做验证有啥经典论文？01-01
• · DRC验证的时候01-01
• · systemverilog在module中例化program的问题01-01
• · 仿真《SV测试平台编写指南》一段代码结果不符，哪个错了？01-01
• · 菜鸟求助～关于功能覆盖率01-01
• · systemverilog 语法请教01-01
• · 请教：vcs查看systemverilog的功能覆盖率01-01
• · 使用ovl断言库时，是不是整个库都得编译啊01-01
• · 关于用irun跑uvm01-01
• · 关于覆盖率搜集01-01