• · 关于参数化的参数，请教一个sv的语法问题01-01
• · 請問有沒有推薦的Systemverilog書/教程/視頻01-01
• · 跪求 Questasim10.1c 32 bit 的 破解文件01-01
• · 求助questasim跑sv DPI tutorial时遇到的错误01-01
• · 求问关于questasim（modelsim）反标sdf文件失败的问题01-01
• · 有谁知道验证方面的论文有哪些适合投稿的期刊吗？EI或者SCI的01-01
• · starrc 13年以后的版本没有linux包？为什么我在网上找不到？01-01
• · VCS编译通过生成不了simv01-01
• · 求助：关于使用VMT_VIP对AXI_MASTER验证的问题01-01
• · 哪位解释一下：synopys VIP/vmm/vmt/vera/rvm这几个技术的联系啊01-01
• · vcs code coverage中urg的问题01-01
• · 请教如何在ovm/uvm中通过顶层test传参数给intereface？01-01
• · ICC做完APR后放到calibre中做LVS，各种出错怎么办？01-01
• · 求助 SRAM HSPICE01-01
• · nc verilog dump波形问题01-01
• · synopsys VIP01-01
• · C++ test 调用 SV的函数，取不到想要的值01-01
• · 如何从验证环境返回值给仿真器01-01
• · interface 和 dut 端口信号I/O方向是相反还是相同？01-01
• · VCS 仿真的时候如何编译C文件01-01
• · 怎样实现system_verilog 和c_model的联合调制呢？01-01
• · VCS中怎么运行带UVM库的程序01-01
• · VCS。综合后仿真。反标SDF文件问题01-01
• · sv 怎么加队列的随机化约束01-01
• · 新版本的modelsim是不是集成了类似verdi/debussy的功能？01-01