IC验证交流
- · 关于flash存储器测试的求助01-01
- · 请问这个电路能震荡吗01-01
- · 后端是做什么的。01-01
- · systemverilog检沿有没有什么好办法?01-01
- · cadence IUS如何设置子模块的覆盖率01-01
- · 利用mailbox怎么传递数据01-01
- · 求助,上华0.5um工艺标准单元库01-01
- · 启动dve以后没有字符显示01-01
- · vcs 统计line覆盖率时 可以指定某一个模块不统计么?01-01
- · uvm 对于real类型的数组,加入field_automation机制,用什么宏?01-01
- · UVM SV动态数组高位的设置问题01-01
- · 求助:在连接seq_item_port与seq_item_export时出错01-01
- · GMAC的验证工作,请大神们指点迷津01-01
- · systemverilog .sv和.svh文件的区别01-01
- · 求教:VCS仿真加速的方法!01-01
- · 关于功能覆盖率如何做grading01-01
- · verdi3-2014-03安装license问题求助01-01
- · 编译出错:UVM的基类无法识别01-01
- · 关于UVM中interface的编写问题01-01
- · sv里的fork_join线程问题01-01
- · 请教下Makefile在IC验证中有哪些用法和用处01-01
- · 在只修改验证环境的前提下,如何让VCS只编译一次DUT01-01
- · 请教UVM问题,sequence切换问题01-01
- · UVM中DUT的interface的连接问题01-01
- · calview.cellmap的设置问题01-01
栏目分类
最新文章