微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 请教下Makefile在IC验证中有哪些用法和用处

请教下Makefile在IC验证中有哪些用法和用处

时间:10-02 整理:3721RD 点击:
最近在学Makefile,想请教下大家Makefile在IC验证中有哪些用法和用处,在使用VMM\OVM\UVM环境时是不是会用到?

就是脚本,学会了,就会加快,不会也无妨,其他脚本语言照样转。

主要是涉及仿真工具的编译与仿真,一般都都模板

主要是好奇好多招聘要求上都提到Makefile,尤其时一些做Soc的

来来来,哥给你讲讲

我也想看看哦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top