微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 在vcs下跑systemverilog或者vmm怎么写makefile?

在vcs下跑systemverilog或者vmm怎么写makefile?

时间:10-02 整理:3721RD 点击:
有没有关于这方面的资料?

网上很多的。安装目下就有

vcs自带的userguide里就有说明

一样吧,只是加上sV的那几条语句吧

简单点的:
只跑sv的话-sverilog
如果需要vmm_log打印 +vmm_log_default=verbose (or others)

楼上说的是

真的牛,双手赞成,谢谢了

add -sverilog

同问同问,一直很困惑

不理解啊

vmmgen, 啥都出来了。照着写。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top