微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > ncverilog新手使用问题,请求帮忙

ncverilog新手使用问题,请求帮忙

时间:10-02 整理:3721RD 点击:
各位,小弟是NC的新手,以前一直都用Modelsim仿真。一开始用就遇到一些问题,请各位指教。
首先是testbench中包含fscanf,fread这类函数,ncelab不能通过,报错如下
$fscanf(in_file,"%d",data_in[i]);
|
ncelab: *E,NOTUTX (./test.v,*|*): Function name encountered. Expecting a task name. [2.7.4(IEEE std 1364-2001)]
其次是ncsim中testbench里面的clock信号报错,报错如下
Attempting to place a value change callback on test.i which does not have read access

記得$fscanf 好像有 return 值,
把 code 改成如下看看。
integertemp;
temp = $fscanf(in_file,"%d",data_in[i]);

OK,谢谢你的回复
我试试,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top