微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > ncverilog统计coverage的一个问题

ncverilog统计coverage的一个问题

时间:10-02 整理:3721RD 点击:
论坛上有朋友说可以这样:
ncverilog +nccoverage+block+tcl+sim.tcl+...
但是sim.tcl是什么东西呢?我试了试只加+nccoverage+block,结果nc没报错,但也没生成任何log文件,不知怎么办了?请教大家

没人会吗?自己顶

请教牛人!

sim.tcl 是你自己写的TCL 脚本,这个脚本可以包括一些诸如:波形dump 的层次(参考NOVAS debussy&verdi的tcl 命令),Ncverilog自己的一些用例控制信息(如force、release,这里不是指的verilog的)等等。
ncverilog 命令,一般会生成ncverilog.log 这个LOG文件的,文件里面ncvlog是编译相关,ncelab是细化(有点像综合里的map)相关的,ncsim是仿真相关的信息。小编自己对应着看看就好了。不可能完全没有log的。
如果说的是没有ncsim的log,请将完整的仿真脚本贴上来吧,信息不够。

4# birdshanshan
完全正确,就是对coverage的一些控制。

同意4

cadence有个ITC的tools,建议查查manual

多谢小编 下下来 看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top