微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 用ncverilog做仿真,关于latch的问题

用ncverilog做仿真,关于latch的问题

时间:10-02 整理:3721RD 点击:



上面是一个latch的波形,D和GN都是同时翻转
GN=1锁存,GN=0,QN=~D
现在问题出在GN从0变1的地方,D和GN是同时翻转
QN应该保持0才对,但仿真出来的结果是跳变到1
我用vcs和modelsim做过,QN都是保持0的,但用ncverilog却会跳到1
不知道ncverilog是不是有什么选项可以使这个情况能和其他仿真软件一致

补充一下,这是用tmax生成的test pattern做仿真时遇到的情况

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top