用ncverilog仿真遇到了一个问题

今天用ncverilog对从GDS中抽出的网表进行后防，发现编译通不过提示错误：illegal output port specification

这个错误中的36680125是什么意思?求指导！

看下port申明的语法对不对啊
对了，你怎么从GDS里抽verilog的，还是说用后端工具（Enconuter，ICC）?

居然没回答问题，xx|yy = line | column

不好意思 我写错了。应该是从astro里提出的网标

faint...
testbench.v的36680行125列报这个错.