• · Fabless IC设计公司职位职能划分的一点随想01-01
• · bind语句应该写在哪里？01-01
• · 求教如何统计功能覆盖率？01-01
• · testbench与testcase有什么区别》？01-01
• · 如何constraint一个二维动态数组01-01
• · set_wire_load_model01-01
• · modelsim中如何给RTL设计中没有reset值的寄存器统一赋一个值，防止出现x态01-01
• · 谁知道CPU验证有经典的书籍？01-01
• · assertion 如何打印到指定文件里01-01
• · 中兴微电子怎么样，深圳月薪谈多少合适？01-01
• · IC业还能发展几年？01-01
• · 请问：什么情况下URG会说找不到valid test？明明有的说01-01
• · 新手发问：什么是IP-XACT文件，它保存了什么信息，该怎么获得？01-01
• · assertion 求助01-01
• · 破解verdi3 2012.1001-01
• · 破解verdi的一个问题01-01
• · 测试与验证的区别是什么。01-01
• · 关于sv中ref的使用问题01-01
• · 做IC验证需要关注哪些论文会议期刊？01-01
• · 关于sv的一个数据赋值的疑问01-01
• · 请问功能覆盖率中怎样让vcs不统计automatically generated corss bins01-01
• · 哪位大侠有cadence工艺库文件01-01
• · 请教：UVM run_phase中设计进程，不能使用#10ms这样的方式等待时间，原因是什么？01-01
• · uvm环境下sequence的时序控制问题01-01
• · systemVerilog强制类型和位宽转换的问题01-01