set_wire_load_model

求教：
在做DC综合的时候，set_wire_load_model -name smic18_wl10改为set_wire_load_model -name smic18_wl50后时序无法满足，问下这个参数到底意味着什么，求详细点的解释，谢谢

你参考一下DC的manual吧，应该会有详细解释的。

在验证这里问....应该去后端板块问.
我觉得:
先看一下你综合用的是哪个公司的库, 看名字应该是smic .18的库.
然后看看这个库的user guide, 里面应该说wireload 10和50的区别.
wireload的意思是你的线的负载, 用于模拟你线的电容, 一般50的模型RC取得参数比10的模型的RC参数大, 所以导致你的时序不收敛. 其实综合不需要考虑太多的wireload, 你可以选个最小的模型, 或者typical的模型, 然后综合后给后端的专业人士去做layout.
我很久没综合了, 说的不对的请大家指正.

受教了，多谢

好像指的是分段等效电阻的不同。
不过现在synospsy自己都不建议使用wire load model在前端做综合了，因为随着process越来越小，这个wire load mode计算方式差别太大。
建议：
1.如果用dc综合，就用zero wire load model，在 uncertainty上对每个时钟加上30%的余量
2.如果工具给力，尽量用DCT或者DCG吧

wire_load怎么选择！?在primetime时根据什么进行选择！?