• · 求高手：regression sim， "bsub: command not found", 怎么解决？01-01
• · 如何在DVE中用Tcl对捕获信号进行进制变换？01-01
• · 大神指导一下-ntb_opts这个选项01-01
• · icc怎么处理前端网表带进了的spare cell01-01
• · 关于UVM的一些问题01-01
• · compile_ultra中的-incremental选不项是什么意思？01-01
• · 数字后仿问题01-01
• · Verilog/Systemverilog/UVM simulation online01-01
• · IC 设计验证软件安装启动缺少库问题01-01
• · UVM INFO输出关掉出现问题01-01
• · uvm 芯片中存在多个模块级联的情况，请问级联内部的信号怎么监测的？01-01
• · sentaurus 初学者 关于sde命令的一个问题01-01
• · 求助：什么情况下仿真会卡在`uvm_do_with()，不往下执行了？01-01
• · Matlab与RTL联合仿真01-01
• · DDR3 DQS 测量到的信号的回沟比较大，跟那些原因有关01-01
• · UVM疑问01-01
• · （S家 Verdi Leda）vs（C家 Palladium）offer犹豫，求建议！01-01
• · 怎么解决formality验证中BBPin unmatched01-01
• · Verilog VHDL 排版插件01-01
• · 用 nc_verilog跑波形的问题~01-01
• · ncverilog rtl前仿寄存器赋值传递出错，求教01-01
• · 用Modelsim仿真VHDL代码，force和noforce/release怎么使用01-01
• · 请问windows下用modelsim仿真怎么一次把所有信号的波形dump出来01-01
• · VCS启动问题01-01
• · 使用systemverilog完成仿真时钟频率的自动调整01-01